GGNMOS ESD 保护仿真

应用算例下载

栅极接地的 N-MOS（ggNMOS）是一种常见的 ESD 保护器件，基本器件结构如左图所示。一种简单的电路连接方式是，栅、源、衬底三端接地，漏端与 I/O 管脚连接。当 ESD 应力在漏端产生时，漏端电压随之上升，漏-衬底结反偏。当反偏电压增大到一定程度，雪崩击穿发生，然后产生的空穴将会漂移到衬底电极位置，形成很大的空穴电流。由于衬底掺杂不是很高，这个空穴电流将会导致在衬底上有一个电压降，使源-衬底结正偏。当发射极-基极（源-衬底）电压超过 0.6 伏时，寄生三极管开启，形成一个新的、更强的通路来泄放漏端电流。更重要的是，由于流经漏端高电场区域的电流增大，这样一个较小的电场就足以维持同样的雪崩空穴产生率和发射极-基极的电压。因此，随着电流的增大漏端电压下降，导致电流-电压的折回(snapback) 特性。

仿真需要考虑的一些因素

ggNMOS 仿真过程中，器件的触发由漏-衬底结的冲击离化过程决定，因此冲击离化的物理模型在这里很重要。Genius 内嵌数种冲击离化模型，用户可以选择适合的模型来仿真 ggNMOS 的 ESD 保护特性，具体的模型介绍可参考用户手册。

由于 ggNMOS 工作的高电流、高电压特性，所以器件发热比较显著。如果器件温度过高，就有可能造成永久性的损伤。因此，考虑晶格热效应对于 ggNMOS 器件仿真的准确性是很关键的。在 Genius 仿真中，用户可以激活晶格热效应模型，还可以定义热边界条件来考虑器件到周围环境的热损失，从而可以更精确地仿真器件内部的温度。

ESD 保护器件直接和 I/O 管脚连接，而管脚和焊线可能有很大的寄生成分，从而对器件性能造成很大影响。Genius 可通过与电路仿真器 NG-SPICE 的接口执行电路-器件混合仿真，从而可以仿真这些寄生成分、以及其他电器元件对 ESD 整体保护电路的影响。

瞬态仿真结果

0.7A 标准 TLP 输入脉冲下，漏端电压随时间的变化如下图所示（左图），snap-back 特性如下图（右图）所示，漏端电压在 14V 时折回。

为了更好的理解 ggNMOS 器件的工作过程，下图显示了 2 纳秒时器件内部的电子浓度。可以发现大量的电子被注入到衬底形成电流泄放通道，很显然这时寄生三极管被开启。

下图显示了 2 纳秒、10 纳秒、15 纳秒以及 25 纳秒时的晶格温度分布。最高温度点的温度有可能超过硅的熔点，从容造成永久性的损伤。Genius 开发了一个后置处理程序来提取器件中的最高温度，以用来判断是否超过用户预定的温度阈值。